整数长度是否会影响除法性能？

随手写个 benchmark ，自己测试一下呗。

我以前认为乘除要比加减计算费时，但用 SSE 优化指令测试了一下，好像也没拉开明显差距。

现在 CPU 比以前好多了，计算只要能并行，速度就够快。

跑个 benckmark 呗，我用 golang 测试，u32 大概比 int64 慢不到 2%

@pkoukk 口误，快 2%

x86 微架构层面的性能差别：
https://uops.info/html-instr/IDIV_R64.html
https://uops.info/html-instr/IDIV_R32.html

对于有硬件 idiv 支持的的微架构，延迟和吞吐看起来不受输入数据影响。
感觉区别不算很大吧。
至于能否隐藏延迟还是要看你具体的 workload 情况，自己测测。

虽然可能有关系，但这得多大的量才能把这个优势体现出来呢？

64 位架构上不是 64 位更快么？

硬件实现整数除法具体的算法我不清楚，但是网上大致也可以查到，比如这个
stackoverflow.com/questions/71420116/why-is-there-only-little-difference-in-integer-division-throughput-with-larger-v performance - Why is there only little difference in integer division throughput with larger values on AMD Zen? - Stack Overflow
但是总的来说整数除法比乘法的算法要复杂得多，并且似乎只能一点点算，所以不同长度有可能有可见的区别，并且一般较老的硬件问题更严重：
https://uops.info/table.html?search=idiv%20r&cb_lat=on&cb_tp=on&cb_uops=on&cb_ports=on&cb_SKL=on&cb_ADLP=on&cb_ADLE=on&cb_ZEN2=on&cb_ZEN3=on&cb_measurements=on&cb_doc=on&cb_base=on
另一个相关的问题是浮点 SIMD 除法，部分硬件上性能也可能和向量长度相关（很少有架构提供 SIMD 整除指令，一般都是用软件实现）：
https://uops.info/table.html?search=vdivp&cb_lat=on&cb_tp=on&cb_uops=on&cb_ports=on&cb_SKL=on&cb_ADLP=on&cb_ADLE=on&cb_ZEN2=on&cb_ZEN3=on&cb_ZEN4=on&cb_measurements=on&cb_doc=on&cb_base=on&cb_avx=on&cb_avx2=on&cb_avx512=on

一个特例是除数为整数的整数除法，编译器会做优化，避免使用硬件除法器：
https://v2ex.com/t/933790#r_12971302
如果楼主的程序是这种情况一般性能会更好。不过我没有研究过这个在不同长度下的性能表现，楼主可以写个小 case 扔进 uiCA/llvm-mca 里面试试

当然最吼的还是都 profile 试试，这个除法操作是不是瓶颈：
https://v2ex.com/t/933790 https://v2ex.com/t/828141

@secondwtq 贴错了，倒数第二个 URL 是这个： https://www.v2ex.com/t/845257

@opengps 哈哈，夸张到连乘数法运算都要优化。