北京国企招聘上位机软件工程师/FPGA 工程师 verilog

公司 base 海淀五棵松，隶属于航天科工集团 年龄 45 岁以内，薪资预算 60w/y

上位机软件工程师要求： 本科及以上学历，计算机、电子、通信、测控、控制、自动化等电子类相关专业； 连续进行软件开发 3 年以上，熟练使用 QT 、MFC 或 windriver workbench ，有测控设备开发经验者优先； 精通 C/C++编写语言，具有良好的代码风格和编程习惯； 熟悉设计模式、数据结构，有架构设计经验者优先。

FPGA 工程师 JD： 负责干扰机、雷达等产品信号处理算法的 FPGA 设计开发工作； 负责 FPGA 硬件调试，以满足各种需要的功能及性能； 要求： 熟悉 Xilinx 或 ALTREA 公司 FPGA 结构以及设计流程； 熟练使用 ISE 、vivado 等工具，熟练掌握 Verilog ； Des 的高速接口设计经验，DDR 设计调试经验、有 sRIO 、PCIe 、Aurora 经验优先。

简历投递请发： [email protected]