1
SeanTheSheep 7 天前
假如你有一个 FPGA 在 60us 定时外部中断读写几个 mcu 寄存器,在 mcu 主循环读取寄存器的 data 有哪些需要注意的地方?有哪些可以避免这些问题的手段?
我水平有限,就说个最近业务碰到的基础问题吧,互相探讨~ |
2
guanzhangzhang 7 天前
在发送之前,必须对每个字节做转换处理,逐个交换其高低位,例如 11010001 ,经过 0-7 ,1-6 ,2-5 ,3-4 对应位的交换,变成 10001011 ,不要百度直接手写该实现
|
3
cooltechbs 7 天前
做后端的来打个酱油,一楼的我不会,二楼的我瞎想了一下觉得要分三步用位移实现,第一步前 4bit 和后 4bit 互换,第二步 2 个 bit 一组邻组互换,第三步相邻的 bit 两两互换
|
4
NessajCN 7 天前
有若干已知尺寸的 bit 矩阵,以 uint8 数组存储,譬如
5x3 的 [10110 000, 11011 000, 01010 000] 13x5 的 [11010011, 01100 000, 01100100, 10110 000, 11001010, 01010 000, 00111010, 10101 000, 11010111, 00111 000] 还有 6x7 9x13 5x12 13x6 等等等等 单 row 所占 u8 数为 每 row bit 数 / 8, 空余位填 0 需求是把这些数组横竖转置,譬如 5x3 变成 3x5 [110 00000, 011 00000, 100 00000, 111 00000, 010 00000] 13x5 变 5x13 [10101 000, 11101 000, 01010 000, 10011 000, 00110 000, 01001 000, 10111 000, 10001 000, 01010 000, 10100 000, 11011 000, 01101 000, 00011 000] 依次类推 |
5
gy0624ww 7 天前
题目:实时多核处理器故障检测与恢复系统设计
假设你正在设计一个用于航空航天领域的关键任务控制系统,该系统使用四核处理器进行并行计算。需要你设计一个实时故障检测与恢复机制,要求如下: 硬件要求: 四核处理器,每个核心都可以独立运行 共享 L3 缓存 板载温度传感器 看门狗定时器 ECC 内存 功能要求: 实现一个能在单核发生故障时,不影响整体系统运行的容错机制 最大故障检测延迟不超过 100 微秒 故障恢复时间不超过 1 毫秒 系统需要能够处理以下故障: 缓存一致性错误 单核过热 执行单元故障 内存位翻转 具体问题: 请详细描述: 如何设计故障检测机制? 如何在不停机的情况下实现故障核心的隔离? 如何保证任务迁移过程中的实时性? 如何处理共享资源的访问冲突? 在发生故障时,如何确保关键数据的完整性? |
6
lyxxxh2 7 天前
|
7
elechi 6 天前
最简单的,运放的加减电路画一下
|
8
elmagnificogg 6 天前
Hardfault 以后如何追溯出问题的栈针,有操作系统和无操作系统时有何区别
|